一种用于射频和微波测验仪器的高功能GaAsSb基区，InP集电区双异质结双极晶体管集成电路（DHBT IC）工艺被成功研制。其特有的高射频功率和单位面积增益，超卓的增益和敞开电压一致性，大的跨导，低的1/f 和相位噪声使得HBT IC成为一种关于测验仪器极具吸引力的先进技能。

  InP 技能拓宽了原有InGaP/GaAs 异质结双极晶体管集成电路HBT IC技能 [1][2]，在不献身可靠性和可制作性的基础上使得测验仪器的功能到达67GHz和54Gb/秒。与GaAs比较InP有很优异的资料特性，例如更高的饱满及峰值电子速率，更高的热导率，更低的外表复合速率，以及更高的击穿电场强度。但是，在传统的GaInAs 基区/InP 集电区双异质结双极晶体管DHBT中存在集电结异质界面导带不接连。处理这一种 I 型半导体能带结构所带来的问题是需求仔细规划能带梯度以消除低偏置下集电区电子的堵塞。与之比较，挑选GaAsSb作为基区，InP 作为集电区可以构成没有堵塞效应的 II 型半导体能带结构，一起坚持窄的基区带隙所具有的低敞开电压和低功耗特性[3]. 结合其在杂乱电路中杰出的热学特性，以GaAsSb/InP为 基区/集电区的高速、高击穿电压异质结双极晶体管HBT十分适用于测验仪器产品。

  制备工艺选用1 µm 临界尺度G-线分步光刻。在半绝缘InP衬底上经过分子束外延办法成长异质结双极晶体管 HBTs各外延层，构成 1 × 3 µm² 最小尺度发射极和自对准蒸腾基极金属电极。 选用挑选性和非挑选性湿法腐蚀工艺，以及非挑选性Cl2/Ar-基电感应耦合等离子体(ICP) 干法刻蚀工艺制备发射极台面，基区欧姆触摸电极，基区/集电区台面，次集电区阻隔台面。等离子体增强化学气相淀积（PECVD）Si3N4 作为钝化介质。晶体管集成了22欧姆/sq Ta2N 电阻， 250 欧姆/sq WSiN 电阻和PECVD淀积Si3N4 的0.58 fF/µm² 金属-介质-金属MIM 电容。聚苯丙环丁烯（BCB）用来完成器材外表平整化，发射极、基极、集电极欧姆触摸电极以及其他无源单元经过电极孔淀积金属完成金属互联。金属互联选用3层TiPtAu：前两层为6 µm 电极触摸孔，第三层为8 µm电极触摸孔(Fig. 1)。衬底被减薄到90 µm.。经过刻蚀反面通孔和电镀金完成反面接地(Fig. 2)。反面通孔经过掩膜版和HBr-基ICP刻蚀完成[4] 。

  文献[5] [12]介绍了一些其它InP 双异质结双极晶体管集成电路DHBT IC技能，它们都选用GaInAs 作为基区。 GaAsSb-基区双异质结双极晶体管DHBT在高速射频分立器材[13][14]和集成电路 [15][16] 方面均不断地有相关的研究结果予以报道。本项作业初次报道了在出产环境下制备的具有高击穿电压，200 GHz作业，以GaAsSb为基区的 InP双异质结双极晶体管集成电路 DHBT IC工艺。

  共基极形式开态击穿压(BVcbx)发生在集电极—基极电压为9 V，集电极电流为JC = 1.3 mA/µm²时。共发射极形式开态击穿(BVceo) 发生在集电极—发射极电压挨近7V时。

  工艺的规划考虑到功能、可靠性和可出产性之间的平衡。从成品率丢失Pareto 图 Fig. 5 中可以精确的看出发射区/基区短路是影响成品率的根本原因，基区电极柱丢失是影响远小于发射区/基区短路的第二个原因。影响成品率的其它失效形式的影响比较小，都在测验不确定范围内。由500个晶体管组成的典型电路所到达的成品率已可以很好的满意小规模仪器的使用使用。